PLL: Yes, Асноўная мэта: Memory, DDR2, Уваход: SSTL-18, Выхад: SSTL-18, Колькасць ланцугоў: 1, Каэфіцыент - Уваход: Выхад: 1:10,
PLL: No, Выхад: Clock,
PLL: Yes, Асноўная мэта: SONET/SDH, Stratum, Уваход: LVCMOS, Выхад: LVCMOS, LVPECL, Колькасць ланцугоў: 1, Каэфіцыент - Уваход: Выхад: 11:13,
PLL: Yes, Асноўная мэта: SONET/SDH, Telecom, Уваход: LVCMOS, Выхад: LVCMOS, LVPECL, Колькасць ланцугоў: 1, Каэфіцыент - Уваход: Выхад: 6:5,
PLL: Yes, Асноўная мэта: 3G, Ethernet, SONET/SDH, Уваход: LVCMOS, LVDS, LVPECL, Выхад: LVDS, Колькасць ланцугоў: 1, Каэфіцыент - Уваход: Выхад: 2:2,
PLL: Yes, Асноўная мэта: SONET/SDH, Уваход: CMOS, Выхад: CML, CMOS, Колькасць ланцугоў: 2, Каэфіцыент - Уваход: Выхад: 3:3,
PLL: Yes, Асноўная мэта: Ethernet, SONET/SDH, Telecom, Уваход: LVCMOS, Выхад: LVCMOS, Колькасць ланцугоў: 1, Каэфіцыент - Уваход: Выхад: 11:10,
PLL: Yes, Асноўная мэта: Ethernet, SONET/SDH, Уваход: CML, Выхад: CML, Колькасць ланцугоў: 1, Каэфіцыент - Уваход: Выхад: 2:2,
